Driver Design and Termination

by allenlu2007

 

Driver (驅動電路) 設計在類比電路設計中比較特別。不像 opamp, filter 基本,也不像 ADC 複雜。但 driver 電路應用上大多需要提供高電流或高電壓。有時又需要 low distortion 或 high speed.  也相當有挑戰性。

Driver 可大致分為幾類: (i) 高電壓但低電流 (capacitive load) 如 LCD driver, Piezo driver, MEMS driver, etc.  (ii) 高電流但低電壓 (low resistive or inductive load) 如 speaker/earphone/audio driver,  RF power amplifier, twisted pair/untwisted pair/coax wireline driver, etc.  (iii) 高電壓又高電流 (highly inductive load or very low resistance) 如 motor driver, lighting driver, etc.

 

從功能來說分為 signal deliver type 或是 power deliver type.  

Signal deliver 主要是通訊用如 RF PA 或 wireline driver.  重點是高速和阻抗匹配。

Power deliver 主要是能量傳遞如 motor driver 或 lighting driver. 

 

Voltage Mode and Current Mode Driver

另一種分類是 voltage mode 或 current mode driver.  這和 load type 和其他因素有很大的關係。

Voltage mode driver 就是用 supply voltage 或是 regulated voltage source (from bandgap 或 Vbe) 來作 driver.

Current mode driver 則是用 current source.  Current source 可由 current mirror 或是 V/R 加上 amplifier 提供 high output impedance 如下圖。 

NewImage

 

如果是 capacitive load, 如 LCD, 靜電喇叭, piezo, MEMS, RF power amp, etc, 都是 voltage driver.  因為無法 force current to a high impedance capacitive load.

如果是 diode load (LED or photo-detector) 或低阻抗的 load, 基本上都是 current mode driver 如下圖。 

NewImage

如果是 inductive load, 如 motor or loud speaker, 乍看應該使用 current mode driver. 實則有不同考量。

首先 current source 多半是由 V/R 造出,並非像 voltage source 是 native source.  因此對於 power delivery 來說並非是首選。反而 voltage source + inductor + feedback (PWM) control 可以 deliver 可控制的大電流是用在 buck/boost (inductor assisted), motor driver (inductive load) 的首選。   

另外 current driver 的精確度一般不如 (high gain opamp based) voltage driver, 對於 loud speaker 類需要很好 SNR 的 audio driver, 一般是直接用 voltage driver (class A, AB, B) 或是 voltage source + inductor + feedback control 的 driver (class E, F, G, H).  

比較特別的是高速 serial linke (for wireline) 的 driver 很多都使用 current mode driver.  主要是低阻抗 (50Ohm) 同時需要 high speed switching.  Current mode driver 比 voltage mode driver 在 switch 的速度快很多。但 voltage mode driver 最近因為 low power 而增加使用。Why voltage mode driver is low power compared with current mode driver? Constant voltage supply 可以用一半的 current 因為不需要提供並聯 matching resistor?  

 

Driver Specification

本文主要 focus on wireline communication driver, 如 DSL, Ethernet, coaxial driver for video and communication.  Spec 一般如下:

* 低電壓 (< 5V) 稍高電流 (tens of mA)

* Low distortion (DSL~ 12-14bit ENOB; Ethernet 8-10bit ENOB; coax driver 8-10bit ENOB)

* High slew rate

* High bandwidth (signal 10MHz-100MHz; but need higher bandwidth for transient spike filtering)

* High CMRR or low common mode signal for EMI compliance

* (Output) impedance matching:  50Ohm (TP/UTP/coax) or 75Ohm (TV coax)

* Low power and low loss back termination!!!

 

先從最基本型開始,假設是 single-ended output driver.  大多 driver 是單端輸出,部份原因是 media 如 air 或 coax cable 都是單端 (coax cable outer ring 是 ground).  對於對稱 media 如 twisted pair (TP) or untwisted pair (UTP) wire 大多是也是用 single-ended driver, why?

(a) signaling 的信號並不對稱。如 10BaseT 的 link pulse, 100BaseT 的 MLT-3.  

(b) ?

 

基本型的 opamp: 首先要解決的是 high bandwidth and high slew rate.  因些 output nmos/pmos 的 size 都會放大。為了要 drive large output nmos/pmos, 多半需要 2 to 3 amplifier stage (like source follower and CS amplifier) to drive.  大多數是用 class AB 的 output stage.  更 advance 的 output stage (class E, F, G, ..) 也是研究的好題目。

就 stability 而言, output nmos/pmos 的 gate pole; output 的 R 很低 (50Ohm or less) 也會讓 output pole move to higher frequency.  Two pole may cause some stability issue.

解決方法:  (1) Miller compensation or nested Miller compensation;  (2) other smarter way??

 

Opamp 頻寬 depends on input signal.  如果 input signal 是已經 filter 過,opamp 所需要的頻寬大約是 signal 的 3-5X.  但若是 input signal 包含 DAC 的 transient spikes, opamp 則需要是 DAC clock 的 3-5X.  

Low power 則需要儘量減小 quiescent current.  How?  analog way and perhaps, digital way?

 

Back Termination Resistor

除了 opamp 以外,另一個可以發揮的部份是 output impedance matching.  最單純的是 voltage mode 的 series R matching; 或是 current mode 的 parallel  R matching.  R 稱為 back termination resistor, 為了吸收 reflected signal.  

一個可以 save power 的部份在於減少 matching resistor 的 power dissipation.  Matching resistor 的主要功用是在吸收 reflected wave.  不過卻造成兩個問題。 (i) Driver deliver 的 power 有一半都浪費在 matching resistor 上。不論是 voltage driver 的串聯 resistor 或 current driver 的並聯 resistor.  (ii) Voltage driver 的 driving voltage 或是 current driver 的 current driving capability 都需要加倍才能驅動。

對於一些 high voltage swing driver 如 Ethernet (10BaseT) 或 DSL, 需要用高壓 supply voltage 提供足夠 output swing, 這也讓 circuit design 更複雜。

 

1. Different termination waveform (reference)

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

NewImage

看來似乎不需要兩端 match resistors.  只要一端有 series resistor 或 parallel resistor 也可達成合理的 waveform.  

Why only 單端 matching? 最大好處是省 power and larger swing.  但在以下應用單端 matching 應該會有問題,需要雙端 matching: (1) 高速 serdes 需要 linear equalization; (2) 不用 ADC 做 DSP 如 Ethernet; (3) 不像 analog video DAC 需要 linear settling.   

雙端 matching 還有一個好處,就是對 wire/cable variation 或 mismatch 的 tolerance 都很高。以我經驗大多數 signaling 都是用雙端 matching.

 

2 雙端 termination (Double Termination) 

Double termination 最大的缺點是在信號傳輸時浪費 extra power and swing on the back terminating resistor.  Back terminating resistor 主要的作用應該是消除反射波,但卻消耗 transmitting signal.

本文主要的目的是減少 power wasted on the back terminating resistor; 主要是利用 transmitting and reflecting signals 的方向不同。Conceptually, 如果有個 3-port circulator;  transmitting 時 port1->port2;  receiving reflected signal 時 port2 ->port3.  如果把 terminating resistor 放在 port3. 就可以解決這個問題,如下圖。可惜在一般 broadband (~DC-bandwidth) 很難做出 3-port circulator.  在 microwave or mm-wave 可以利用這個方式減少 reflected signal 對 driver 的干擾和 signal integrity. 

NewImage

另一種方式是利用 reflected signal 的 feedback 方式減少 terminating resistor, 因些減少 terminating resistor power consumption.  也稱為 active termination.      

 

3. Volage Mode Driver with Active Termination

如下圖增加的 non-inverting feedback (另一說 positive feedback), Ro <<  50Ohm (line impedance).  如果從 Ro output apply a test voltage source, 經 opamp feedback 可以讓 Ro 的 input voltage 水漲船高。因為 I = dV/Ro, 所以 equivalent output resistor = V/I = V/dV * Ro.   因此 equivalent output resistor 就會放大數倍。重點應該不是 positive feedback, 而是 non-inverting feedback 讓 Ro input 的 voltage follows output voltage 以增加 output impedance.   這個 active termination 當然不只件用在 reflected signal, 同時也會影響 transmitting signal.  詳細的討論見後文。

NewImage

 

4. Differential Voltage Driver with Active Termination (reference)

以上 voltage mode driver with non-inverting (or positive?) feedback 在單端 driver 比較複雜,需要增加 R3, R4.    在 differential voltage driver 可以更簡化只需要 R3 而不用 R4.  

 NewImage

 

5. Current Mode Driver with Active Termination

Current mode driver with matching resistor 的基本概念剛好相反 (duality) 如下圖。

Matching resistor Rp >> RL (50Ohm) 才能省 power.  

NewImageNewImage

Case 1:  Output Impedance (Is=0)

當 Is = 0,  IL 抽電流時,必須要有另一個同向 feedback current source (b*IL) 來減少 Rp 上的 current, 才能讓 equivalent Rout 變小。這和 voltage driver 需要 non-inverting feedback voltage source 是一樣的意思。

此時  Rp 的電壓是 (IL – b IL)*Rp = (1-b)*Rp IL

Equivalent Rout = (1-b) Rp 

如果 b = 0.95;  Rp = 20RL;  Rout = (1-0.95)Rp = RL  可達成 Rout = RL 的 matching resistor!

但在 Is >< 0 時,Is 最後產生的 voltage Vx = Is * Req   where Req = 1/(1-b) * (RL // (1-b) Rp) = Rp // RL/(1-b) = Rp/2 (matching condition).   Req = 10*RL in the above matching configuration!

同樣會讓 signal path 看到很大的 Req.   這不一定是壞事,因為 Vx = Is * Req.  如果 Req 放大 10 倍,Is 可以縮小 10 倍。可以 enable low current DAC!!  算是一舉兩得。

NewImage

 

最大的問題是如何 implement CCCS (current control current source).  

我先由 low impedance voltage source (linear regulator) 開始如下圖。這個電路廣泛用於 bias current generation.  有兩個特點:

(1) Low impedance,  Rout ~ ro / (A1*A2) ~ 1/ (gm*A1) 

(2) A2 PMOS samples current, 可以用 current mirror to do current control current source

NewImage

稍為把 A2 PMOS 一分為二,中間加入 Rp 如下圖.  這時就非常有趣了。

為了避免 DC current, RL 的另一端接 Vdc. 

dV = Itest (1-b) * Rp  ==>  Rout = dV/Itest = (1-b)*Rp

For sanity check:   b=0  Rout = Rp;  b=1 Rout = 0 makes sense!

NewImage

For impedance matching  (1-b)*Rp = RL  ==> Rp = RL/(1-b)

b = 0.5  Rout = 0.5 Rp force = RL  ==> Rp  = 2RL

如果 b=0.95 => Rout = 0.05*Rp = RL  ==>  Rp = 20*RL!!

 

仔細看其實上圖就是我們需要的 current control current source. 只是 Rp 另一端變成 virtue ground 而不是 real ground.  

NewImage

下一步是加入 signal path, Is.  最簡單的方法就是直接 inject current Is 在 virtue ground

如下圖。Ix + Iy = Is + IL  Is=Iy+Iz (Iz is the current on Rp);  IL = Ix-Iz;  Ix/b = Iy/(1-b)

使用 KCL and KVL 可以推出 IL 和 Is 的關係。在 Rp >> RL (20X) 時

基本上大部份 Ix 都流到 IL;  Iy 大部份都流到 Is.   IL ~  Is/(1-b)*b ~ Is/0.05*0.95 Is = 19 Is

美中不足的是 (1-b) PMOS 和 b PMOS 的 Vds 並不相同,因為 Iz 的存在造成 Rp 兩端有電壓差。這會造成兩個 PMOS mismatch. 

NewImage

解決的方法只需要加入另一個 resistor Rs 如下圖。Rs 對 output resistance 毫無影響,因為 output current 不會流過 Rs (Is=0).   但 Is 經過 Rs 造成壓差可以 balance Rp 兩端電壓讓 Iz = 0 and Vx = Vy!

使用和惠更斯電橋相同的方法,可以得到下圖 equation (1):   Rs = b/(1-b) RL  

結合 output resistor matching 的 equation (2):   Rp = 1/(1-b) RL

NewImage

Figure 4: Current Mode Line Driver with Active Termination

 

再用比較具體例子:  1-b=1/21  b=20/21

Rs = 20/21/(1/21)* 50 = 1000 Ohm

Rp = 1/(1/21)*50 = 1050 Ohm

IL = Ix = 20*Ix = 20*Is

注意 (Rs, RL) and (Rp, RL) mismatch 的影響是獨立!!!

(Rs, RL) 如果違反 equation (1) 主要造成 IL >< 20*Is, 倍率會稍為改變,但並不影響 output resistance matching.

(Rp, RL) 如果違反 equation (2) 主要造成 output resistance matching.  但並不影響 signal path. 

 

其實以上電路更像 voltage mode driver 而非 current mode driver.  只有 input source 是 current type.  但 output driving 是 mixed voltage (opamp) and current (current mirror).  

 

Nauta with Philips 的詮釋 

Analog Line Driver with Adaptive Impedance Matching from JSSC 1998.

NewImage

NewImage

(a) 是基本的 current line driver without matching resistor (high impedance).  

    IL = gm*Vin  (independent of Vout and RL)  and  Vout = gm*Vin*RL.

    如果 gm = 1/RL    Vout = Vin or Gain=1

(b) 是加上 gm2 做為 output impedance adjustment.  

   I1 = gm1*Vin   I2=gm2*(Vin-Vout)   IL = I1+I2 = (gm1+gm2)*Vin – gm2*Vout  此時 IL 非 independent of Vout and RL.    代入  Vout = IL * RL  可得到  Vout / Vin = Gain = 2*gm*RL/(1+gm * RL)  if gm1=gm2=gm. 

Rout = 1/gm  如果 gm = 1/RL ==>  Rout = RL (match) and Vout/Vin = Gain = 2/(1+1) = 1 !!

其實若 Vout = Vin in (a), 則 gm2 with respect to Vin 不會產生任何 output current (因為 I2=gm2(Vout-Vin)=0 ).

如果 Vout >< Vin, 可以用 feedback loop adjust gm1 and gm2 直到 Vout = Vin 如圖 (c).  

(c) 是 adaptive 的 line driver.  不過只能用在 resistor load.  如果是 inductive coupling load (e.g. Ethernet) or capacitive coupling (e.g. AC coupling) load.  這種方式會有問題 (?? only for video DAC?  how about AC coupling??) 

This condition is met for dc and very low frequencies; at high frequencies, reflections may cause Vout to be unequal to Vin.  If a control loop is added that controls gm in such a way that the average values of Vin and Vout are equal, then gm is automatically correct. This is shown in Fig. 2(c).

 

如何實現以上的電路? 下圖是一個 voltage mode line driver 相當於 Figure 2 (b).  How?

首先忽略 R2 (i.e. open), gm1 就是 OTA1 加 R1, 再加上 M1/M2 mirror 組成。 IL = n* Vin / R1

gm1 = n/R1.  如果讓 R1 = n*RL 可以讓 X 和 Vout 等電位,此時 R2 就沒有電流相當是 open.

另一個等電位的好處是 M1 and M2 的 Vgs and Vds 相同,可以避免 mismatch 造成的 distortion.

NewImage

接下來是處理 gm2, 也就是 output impedance 的部份。此時需要加入 R2, 否則就是 high output impedance.

因為 X 是定電壓 (X = Vin).  如果 Vout 改變 -dV, dI on R2 = dV/R2 = dI on M1 ==> dI on M2 = n * dV/R2

最後 dI on RL = dV/R2 + n * dV/R2 = dV (n+1) / R2  ==>  Rout = R2/(n+1) = 1/gm2 !!

Since R2 = (n+1)RL => Rout = RL with match resistance.

 

其實 Fig. 5 和前一節的 current mode line driver with active termination 是等價的。只是把 R1 從 shunt 變成 series, 另外加上 current source.  Details to be discussed.

還有一個 point 未討論,就是 adaptive impedance matching.  主要是藉者調整 n 的 feedback close loop 做 matching.  不過因為 adaptive feedback loop 有自己的頻寬。可能會和 signal path and output resistance 的 loop 互相影響。需要更小心處理。

另一個簡單的方法是做 (one time) calibration.  就不會有上述的問題。

 

Stiurca 的詮釋 

Dan Stiurca’s paper “A Fully Differential Line Driver with On-Chip Calibrated Source Termination for Gigabit and Fast Ethernet” 有相同的 topology.  如下圖 1.   半電路圖如下圖 2.  推導的結果 Rout (or Zout) 如下圖 3.

M = 1-b, N=b  所以 1+N/M = 1+ b/(1-b) = 1/(1-b)  ==>  Rout ~ R1 * (1-b)  正如同之前的 Rout = Rp * (1-b)  (ideal OPAMP)

 

NewImage 

NewImage

 

NewImage

上例是用 high speed current DAC + driver with active termination (feedback).  這似乎是 low power line driver 設計的新趨勢。

 

voltage mode DAC (SAR DAC) + current mode driver + active termination + calibration

voltage mode DAC (SAR DAC) + voltage mode driver + active termination  (no need for calibration)

current mode DAC + current mode driver + active termination  (no calibration for Ethernet type low resolution)

current mode DAC + voltage mode driver (TIA) + active termination (WiFi TX)

 

General theory (duality?)

 

First voltage mode driver + active termination

Advertisements